Athira Subash

• Enge Zusammenarbeit mit dem Hardware und Software Engineer Team bei der Entwicklung des Systems • Verantwortlich für die RTL Entwicklung in VHDL, Verilog, Integration, und Prüfstandsentwicklung sowie -verifikation in SystemVerilog • Verifikationsdebugging und Simulationen in ModelSim • Verwendung von Intel Quartus-Entwicklungsplattform für Intel SoC FPGA bei der Designverifikation, Synthesis, Platzierung und Routen

• VLSI Design für SPI-Controller • Modellierung Matalab/Simulink,Test Bench Entwicklung in SystemVerilog, Verifikation und Simulation in ModelSim • Zugewiesene Verantwortlichkeiten für die Fehlerbehebung bei Layout-Problemen zur Erreichung eines Standard-IC-Designs (für Sensoren, Fotodioden, Leistungstreiber, Transceiver)

Thema Masterarbeit: Implementation and Testing of ASIC modules of a Next Generation Space FPGA • Portiertes ASIC-Design auf RTG4-Flash-basiertes FPGA von Microsemi • Ersetztes Speicher-Controller-Modul und durch Simulation verifiziert • Implementierung eines PROM-Moduls in das Design für das Booten des Leon-Prozessors • Entworfener Boot-Code und Steuerung für den Leon-Prozessor • Simulation, Synthesis und Ort und Route • Testen mit Testprogrammen in TCL auf der Linux-Plattform

• Schnittstelle zwischen der nächsten Generation des FPGA RTG4 und TLK2711 in VHDL • TLK2711 als Unterstützung einer effektiven seriellen Schnittstelle • EPCS Schnittstelle von RTG4 wurde verwendet • Verifiziert mit ModelSim Simulationen

Quality Analyst Engineer, In Wireless LAN Group, For Testing mobile Wireless cards. The main tasks Included test setup bringup, Testing 11ac,11n chips, for various functionalities, automation of test cases in TCL/TK,