Dipl.-Ing. Bin Yang

Programmiere FPGAs in VHDL und Verilog, entwickle Embedded Software in C und C++; implementierte viele komplexe IPs und analysierte Timing Closure für meine Designs; FPGA-Standardmodule, z.B. PCI Express, DDR3, MGT, ADC/DAC, diverse SPI/I2C/USB Schnittstellen und digitale Basisbandverarbeitung; Embedded Software Entwicklung von Ethernet TCP/IP und DSP-Algorithmen für ein Microblaze Prozessor; Spezifikation, Entwicklung und Verifizierung von FPGA-Designs sowie Systemintegration zusammen mit unserem Team.

1. Hardware Analyse vor dem Entwurf für das Projekt von DVB-S2 Modem Entwicklung; 2. Fixed-Point Implementierung von digitalen Basisband- Algorithmen für den DVB-S2 Modem in C++ mit IT++ Lib; 3. automatisierte Simulation der Transceiver-Kette in MATLAB; 4. Analyse der Auswirkung von Synchronisations- Algorithmen auf die Leistungsfähigkeit im Rundfunk Layer 1; 5. Eine aufwandsarme Hardware-Implementierung ist für das Projekt und das FPGA-Team zu empfehlen; Tools: MATLAB, MEX, Visual Studio C++, IT++

Prototyping: numerischen Algorithmus als integrierte Schaltung zu realisieren Implementation: AMS 0.35um CMOS-Technologie, Entwurf mit Cadence Design Framework2 (DFII), Simulation mit Cadence-NCSIM, Verifikation mit Verilog-XL Integration

Verilog Prototyping von Modem Komponente: FFT Implementation: Verilog Prototyping an ALTERA (Stratix II), Synthese P&R und Timing Analyse mit Quartus II, Simulation und Verifikation mit Modelsim und Matlab

1. Überarbeitung der Hardware des Evaluierungsboards: Ethernet-Controller, USB-Umsetzer, Peripherie und I/O; 2. Betriebssystem: Treiber, Anwendungen von Portsniffer und Protokollwandler an UART-ETH-Interface; Tools: Cadence, AVR JTAGICE, embedded C, WT100s

1. Optimale Schwelle-Abschätzung für eine Energie- adaptive Demodulation des UWB Transceivers; 2. Recursive Algorithmus-Implementation für die Sub-Band Synchronisation des UWB Receivers; Tools: MATLAB, GUI

MCS 8051 Microcontroller Design mit Datenpfad, FSM, Befehlen und Speicher, in Verilog-Verhalten Implementation: UMC 0.18um CMOS, Top-down-Entwurf in Verilog, Synthese mit Synopsys Design Complier, Place und Route mit Cadence Encounter, Simulation und Verifikation mit Cadence- NCSIM

VHDL Prototyping von DSP Komponente: IMDCT (Inverse modifizierte diskrete Kosinus-Transformation) Implementation: VHDL Prototyping an FPGA (Virtex II), Synthese mit XILINX XST, Post- Synthesis- Simulation mit Cadence NCSIM, Verifikation mit SystemC und VHDL

1. Emulation eines zuverlässigen und effizienten Kommunikations-Mechanismus für mobile Agenten; 2. Simulation und Evaluation des Routing-Algorithmus; Platform: OPNET

Telekommunikation, Hochfrequenztechnik, Radio Frequency Integrated Circuits, Integrierte Analogschaltungen, Digitale Signalübertragung, Mobile Nachrichtensysteme, Digitale Signalverarbeitungssysteme, Logiksimulation und Test, Schaltkreis- und Systementwurf, VLSI-Architekturen von DSP-Prozessor

Signal und System, Nachrichtentechnik, Informationstheorie, Analoge- und Digitale Schaltungs- Technik, Digital Nachrichtensysteme, Digitale Signal- Verarbeitung, Radiofrequenz- und Rundfunktechnik, Digitale Bildbearbeitung, Rechnernetz, Rechnerarchitektur, Digitale Systementwurf, PLD Technik