Dr. Peter Reichel

Angestellt, Entwicklungsingenieur Hardware, Micro-Epsilon Optronic

Dresden, Deutschland

Fähigkeiten und Kenntnisse

Bildsensoren
FPGA
ASIC
C/C++
Python
SystemC
VHDL
Verilog
SystemVerilog
Linux
Algorithmenentwicklung
Softwareentwicklung
Compressed Sensing
Embedded Linux
Digitale Schaltungstechnik
Hardwareentwicklung
UNIX
Fehleranalyse
Technische Informatik
Prozessorentwurf
Hardwarebeschleunigung
Informatik
Forschung
Forschung und Entwicklung
VUnit

Werdegang

Berufserfahrung von Peter Reichel

  • Bis heute 6 Monate, seit Dez. 2023

    Entwicklungsingenieur Hardware

    Micro-Epsilon Optronic
  • 4 Monate, Aug. 2023 - Nov. 2023

    Senior Engineer Electronic Hardware Development

    SeeReal Technologies GmbH
  • 12 Jahre, Aug. 2011 - Juli 2023

    Wissenschaftlicher Mitarbeiter

    Fraunhofer IIS

    Entwurf von Bildsensoren mit integrierter Signalverarbeitung und darauf basierenden Bildverarbeitungssystemen. Insbesondere die Ansteuerung der zur integrierten Signalverarbeitung und Merkmalsextraktion notwendigen Funktionseinheiten und deren Bereitstellung zur Entwicklung von Bildverarbeitungsalgorithmen ist wissenschaftlich sehr interessant, weshalb ich über dieses Thema auch meine Dissertation geschrieben habe.

  • 2 Jahre und 10 Monate, Okt. 2008 - Juli 2011

    Entwicklungsingenieur

    Baumer Optronic GmbH

    Zunächst war ich in der Entwicklung digitaler Industriekameras eingebunden, wurde jedoch bald mit der Erarbeitung eigener Systemarchitekturen sowie der Betreuung der zugehörigen Projekte betraut. Neben der Entwicklung digitaler Schaltungen gehörte auch das FPGA-Design sowie die Anbindung an die zugehörige Firmware zu meinen Aufgaben. Dabei bereitete mir insbesondere die Analyse neu einzubindender Bildsensoren, deren Integration und Ansteuerung sowie die Inbetriebnahme und Charakterisierung besondere Freude.

  • 4 Monate, Apr. 2008 - Juli 2008

    Tutor

    Technische Universität Dresden, Lehrstuhl Prof. Spallek

    Lehrveranstaltung „Schaltkreis und Systementwurf“, Betreuung des Praktikums zum FPGA Entwurf mit VHDL.

  • 5 Monate, Okt. 2007 - Feb. 2008

    Praktikant

    Fraunhofer IIS

    Weiterentwicklung des Design-Flows „GePaRD“.

  • 6 Monate, Apr. 2007 - Sep. 2007

    Studentische Hilfskraft

    Fraunhofer IIS

    Mitarbeit am Design-Flow „GePaRD“ zur dynamischen, partiellen Rekonfiguration von FPGAs

  • 4 Monate, Apr. 2007 - Juli 2007

    Tutor

    Technische Universität Dresden, Lehrstuhl Prof. Spallek

    Lehrveranstaltung „Schaltkreis und Systementwurf“, Betreuung des Praktikums zum FPGA Entwurf mit VHDL.

  • 8 Monate, Aug. 2006 - März 2007

    Studentische Hilfskraft

    Technische Universität Dresden, Lehrstuhl Prof. Spallek

    Mitarbeit am FPGA-basierten Java Prozessor SHAP

Ausbildung von Peter Reichel

  • 3 Jahre und 10 Monate, Nov. 2013 - Aug. 2017

    Informatik

    Technische Universität Dresden

    Thema meiner Dissertation: Effizienter Einsatz von Bildsensoren mit integrierter Signalverarbeitung

  • 5 Jahre, Okt. 2003 - Sep. 2008

    Informationssystemtechnik

    Technische Universität Dresden

    Elektronische Schaltungen und Systeme / Technische Informatik

Sprachen

  • Deutsch

    Muttersprache

  • Englisch

    Fließend

  • Russisch

    Grundlagen

Interessen

Wandern
Elektronik
Linux
Grillen (American BBQ)
Alte Mopeds und Traktoren
Laufen
Hobby-Landwirtschaft
Imkerei

21 Mio. XING Mitglieder, von A bis Z