Sasikumar Govindhan

Angestellt, Physical Design Engineer, ChipGlobe ASIA Pacific Pte. Ltd.

SINGAPORE, Singapur

Fähigkeiten und Kenntnisse

VHDL
Physical Design
Layout
Floorplan
CTS
Routing
SI
ETS
DRC
LVS
Parasitic Extraction
Cadence ASSURA
Cadence SoC Encounter
Mentor HDL Designer
Mentor Leonardo Spectrum
Mentor Calibre
Xilinx
Quartus
ModelSim
Tcl
Shell scripting
Cadence Virtuoso
Mentor IC Station
FSM Design using Mentor
Static Timing Analysis
ICC
Prime Time

Werdegang

Berufserfahrung von Sasikumar Govindhan

  • Bis heute 8 Jahre und 1 Monat, seit Mai 2016

    Physical Design Engineer

    ChipGlobe ASIA Pacific Pte. Ltd.

  • 1 Jahr und 10 Monate, Juli 2014 - Apr. 2016

    ASIC Physical Design Engineer

    ViXS Systems Hong Kong Limited

    Floor plan, CTS, Routing, STA, DRC, LVS, Scripting

Ausbildung von Sasikumar Govindhan

  • 10 Monate, Sep. 2013 - Juni 2014

    Integrated Circuit Design

    The Hong Kong University of Science and Technology

    VLSI Architectures

  • 1 Jahr und 1 Monat, Sep. 2011 - Sep. 2012

    Microelectronics

    University of Newcastle Upon Tyne

    Mathematical Modelling of Energy, Power and Reliability in SEU's. Layout RTL Design

  • 3 Jahre und 10 Monate, Juli 2006 - Apr. 2010

    Electronics

    Karunya University

    FPGA VLSI Semiconductor devices

Sprachen

  • Englisch

    -

Interessen

Photography
Badminton
Cricket.

21 Mio. XING Mitglieder, von A bis Z