Cheng Liu

Angestellt, Senior Entwicklungsingenieur, Robert Bosch GmbH

Stuttgart, Deutschland

Fähigkeiten und Kenntnisse

Erfahrung in den Bereichen:
ASIC Entwicklung
FPGA Entwicklung
SoC Entwicklung
Embedded System Entwicklung
RTL Implementierung
RTL Verifikation
Funktionale- und Timing-Simulation
Modul- und System-Simulation
RTL Optimieren
RTL formale Verifikation
Funktionale Verifikation am FPGA Prototypen
FPGA-basierte Embedded System Entwicklung
HW-/SW-Kombi-Verifikation
Embedded Software Entwicklung
Entwicklung von On-Chip Kommunikationsarchitekture
Matlab/Simulink Algorithmenentwicklung
Analoge Schaltungssimulation
VLSI-Prozessorentwurf
Entwicklung von Mikrocontroller
Entwicklung von digitaler Hardware
Digitale Signalverarbeitung
Schaltungsentwurf
Digitale Schaltungssimulation
Verilog
VHDL
System-Verilog
Verilog-A
C/C++
Assembler (ARM; MicroBlaze; PIC Microcontroller)
Perl
TCL
Python
Mentor Graphics HDL Designer
Visual Elite
Cadence Verilog-XL
Cadence NC
Cadence Analog Artist
Synopsys Design Compiler
Modelsim
Questa
Xilinx ISIM
Xilinx ISE
Xilinx EDK
Xilinx SDK
Altera Quartus II
Xilinx FPGA
Altera FPGA
Eclipse
Matlab
Simulink
UNIX
Linux
Systemverilog für FPGA/ASIC Entwicklung
Embedded Linux Operating System
China

Werdegang

Berufserfahrung von Cheng Liu

  • Bis heute 7 Jahre und 7 Monate, seit Nov. 2016

    Senior Entwicklungsingenieur

    Robert Bosch GmbH

    ASIC Entwicklung für Bosch Automotive Sensors

  • 2 Jahre und 4 Monate, Juli 2014 - Okt. 2016

    Design Engineer

    Zentrum Mikroelektronik Dresden AG (ZMD AG)

  • 7 Jahre und 9 Monate, Okt. 2006 - Juni 2014

    Entwicklungsingenieur

    SONY DEUTSCHLAND GMBH

    -RTL Implementieren von komplexen Algorithmen zur digitalen Signalverarbeitung -Matlab/Simulink Algorithmenentwicklung der Signalverarbeitungskomponenten -Verifizieren der bit- und zyklus-genauen RTL Implementierung gegen Matlab/Simulink Fixed-Point Referenzmodelle -Implementieren des RTL Codes auf FPGAs -Funktionale Verifikation am FPGA Prototypen -FPGA-basierte Embedded System Entwicklung

  • 6 Monate, Okt. 2005 - März 2006

    Diplomand

    AMD Saxony LLC&Co.KG

    Erarbeitung von Implementierungsvorschlägen für Low-Power-Optimierungstechniken in RTL-Beschreibungen auf FPGAs

  • 5 Monate, Mai 2005 - Sep. 2005

    Praktikant

    AMD Saxony LLC&Co.KG

    Analoge Schaltungssimulation in Verilog-A

  • 6 Monate, Nov. 2004 - Apr. 2005

    Praktikant

    Atmel Germany GmbH

    Optimieren des RTL Codes über Atmel ZigBee Receiver

Ausbildung von Cheng Liu

  • 3 Jahre und 7 Monate, Okt. 2002 - Apr. 2006

    Mirkoelektronik

    Technischen Universität (TU) Dresden

    Integrierte Schaltungstechnik

  • 3 Jahre und 10 Monate, Sep. 1996 - Juni 2000

    Elektrotechnik

    Technischen Universität (TU) Hebei VR.China

    Automatisierungstechnik

Sprachen

  • Deutsch

    Fließend

  • Englisch

    Gut

  • Chinesisch

    Muttersprache

  • Japanisch

    Grundlagen

21 Mio. XING Mitglieder, von A bis Z